EDA組實驗室介紹
實驗室名稱 主持人 介紹
分散式系統與網路實驗室 郭斯彥
本實驗室位於博理館607室,由郭斯彥教授主持。實驗室目前的研究領域著重在計算機與網路的容錯技術,包含軟體可靠度(Software Reliability)的驗證與分析、全光多波長分工光纖網路(WDM Network)容錯元件的設計、分散式/行動計算系統的查核點與錯誤回復技術(Checkpointing and Rollback-Recovery)、區域無線網路的基礎建設及容錯機制等等。我們也進行用於積體電路設計的計算機輔助設計工具(CAD Tools)開發,以及探討第三代行動通訊系統與網際網路的結合與應用。另外我們亦開國內風氣之先,積極從事量子計算及量子通信的研究。
電子設計自動化實驗室 張耀文
本實驗室位於博理館406室,主要研究領域為奈米積體電路的實體設計(電路分割、平面規劃、繡m、繞線器及佈局最佳化)、奈米積體電路的電氣效應及可製造性設計和生物晶片設計自動化等。目前共執行10個研究計畫,其中6個為與業界的建教合作計畫(奈米積體電路實體設計、極大型電路繡m、考量可製造性設計的實體設計、多電壓源的耗電與時序最佳化、 多階層繞線器、覆晶式封裝與晶片同步設計最佳化等),4個為國科會計畫(極大型系統繞線器、奈米積體電路可製造性設計、兆級電路系統的實體設計、繞線樹設計等)。實驗室有專業藏書300餘本,堪稱電子設計自動化域最豐富的典藏之一。實驗室主要的硬體研究設備有工作站及PCSevers共24個CPU,包含2007年由Intel捐贈的高速quad-core server乙套,每人皆配備個人及筆記型電腦各一台,充分提供研究所需。近年頂尖國際期刊論文發表量於2007和2008 IEEE TCAD (7篇和10篇)和頂尖國際會議論文發表量於ICCAD-2008 (4篇)、DAC-2008 (5篇)、ICCAD-2007 (6篇)、DAC-2007 (4篇) 、ISPD-2007 (2篇) 、 ICCAD-2006 (4篇)和2007、2008年DAC、ICCAD、ISPD最佳論文獎提名數(6篇)皆名列全世界第一,並獲2008年 ACM ISPD Global Routing Contest 全球第二名、2006年 ACM ISPD Placement Contest 全球第三名(此為國內首次EDA研發成果獲國際競賽大獎,本實驗室為全球唯一獲獎於此global routing和placement競賽者)、2007年IEEE/ACM ICCAD Professor Margarida Jacome Memorial Award (全球二篇論文獲獎)、2007年ACM CADathlon 競賽 (a.k.a. EDA Olympia) 全世界第一名(首次由非美國隊奪冠)和超過10項頂尖國際會議/期刊的最佳論文獎提名。
驗證自動化 暨 軟體測試 王凡
本實驗室位於博理館618室,由王凡教授主持。主要的研究項目,是開發軟體測試的技術與工具,期能支援國內外業界在軟體測試上的實際需求。本實驗室目前已經開發出了一套稱為SoftwareTestingWorkbench(STW)的整合式軟體測試工作平台。STW是一套以MSC(Message-SequenceChart)為測試語言的平台,支援國際TTCN-3測試語言標準。STW的測試環境流程。 目前STW可以進行下列工作項目: - 對待測軟體(SUT),進行加碼(code instrumentation),以產生 TTCN-3格式的參考測試案例。 - 圖形化的測試案例編輯環境。 - TTCN-3測試案例到C/C++語言的編譯工具。 - 適應性(adaptive)測試方案(Test plan)產生工具。 - 測試方案、案例的執行評測(profiling)。 STW的操作介面,則完全為圖形化的是窗介面。透過視窗指令的選項,使用者可以對SUT進行操作,對測試案例進行編輯、閱讀,對測試方案產生規則進行圖形化的編輯,然後再編譯、執行測試案例、測試方案,最後產生測試報告。 未來數年,本實驗室將進一步擴充S T W,開發w h i t e - b o x測試、f a u l t -based測試、等測試標準下的各種測試案例自動產生技術。
超大型積體電路系統晶片暨電腦輔助設計實驗室 陳中平
VLSI SoC&EDA 實驗室是一個國際化的電腦輔助設計及數位IC設計實驗室,其研究重點在於針對電路實體設計及時序之最佳化線路模擬,以及在針對製造時所產生之製程移之影響及解決方案。最近,我們又極力發展半導體光學製程之模擬之最佳化。在IC設計方面,我們主力在發展在高速低功率之微處理機所須之線路及多顆之結構設計。
應用邏輯與計算研究室 江介宏
ALCom Lab 應用邏輯與計算研究室(http://alcom.ee.ntu.edu.tw),位於明達館526室,研究主軸為邏輯與計算在系統設計的應用,主要包含「具延展能力的合成與驗證方法」、「最佳化方法與應用」、「計算系統基礎研究」,研究實例如具延展能力的函式相依性與函式分解計算方法、數學歸納驗證與合成方法、布林關係式之函式萃取、函式構組之量化變數消去法等用於處理業界規模電路的邏輯合成與驗證,另有矽智財保護電路與方法設計,low power FPGA架構與合成方法,語言方程解與數位電路最佳化,積體電路製造良率之統計分析與最佳化,良率導向之穩健電路最佳化,後設計修正方法,量子計算,生物基因調控網路分析與合成,生物微觀現象之模型建構與解析等。 近期研究重點整理如下: 〔〔Scalable Synthesis with Craig Interpolation〕〕 為本研究團隊所開創的新領域,將Craig在1957年的數學邏輯內插理論首次運用在邏輯合成上,達前所未及的scalability。(此相關論文受ICCAD 2007最佳論文獎提名,為510篇投稿論文中受提名的9篇論文之一,亦獲中央社及各媒體報導。)此方法大幅提升函式相依性偵測的可行性,並已運用在業界(e.g., Xilinx FPGA designs)實際電路最佳化 ,已成為Xilinx公司合成軟體的重要最佳化方法。本團隊更進一步將Craig interpolation運用在函式分解(bi-decomposition, Ashenhurst decomposition)上,以往只能處理30個變數的函式,如今我們可以分解300個甚至更多變數的函式。 〔〔Quantum Computation〕〕 以量子力學為計算基礎的演算法在特殊問題的求解上,比傳統電腦可有更低的計算複雜度,而能更快速的解決問題。其中資料庫的搜尋問題便是一例。Harmonic perturbation在量子理論為極重要的主題之一。雷射與核磁共振等科技即來自harmonic perturbation的原理,我們將量子計算新增至harmonic perturbation的應用名單上,提出第一個以fast time-varying Hamiltonian為計算基礎的量子演算法,為繼Grover在1997的quantum database search和Farhi 在 2000年的adiabatic computation後一個新的量子搜尋原理。在快速時變條件下薛丁格方程式往往無公式解而僅能作數值分析,然而Hamiltonian在巧妙設計下我們得以求得公式解,且達到量子計算的最佳運算複雜度。此計算模型提供了一個實現量子電腦的新觀點。 〔〔Formal Verification〕〕 時序重整(retiming)與再合成(resynthesis)是序向電路(sequential circuits)最佳化中最實際且最重要的方法,然而由於驗證的困難度,這些方法並未廣獲業界運用。數學歸納等同驗證法優於傳統的可至性分析(reachability analysis)驗證法,主要在於它能有效利用電路的相似性簡化問題。然而歸納驗證法並不完整,可能產生所謂的偽負結果(false negatives),如何避免此特性為極重要的課題。本團隊探討序向電路經retiming與resynthesis操作後的等同性,將數學歸納法所能適用的完整驗證條件推至極限,以往僅知retiming的完整驗證條件,如今可推展到retiming+resynthesis+retiming的完整驗證,並且簡化驗證程序,使以往難以驗證的問題得以有效解決。能完整驗證以往所無法驗證的合成作用且能實際處理更大電路,助於提升合成方法於業界的運用。所提技術已被採納實現在UC Berkeley的邏輯合成與驗證系統ABC而廣為運用。 〔〔Design Optimization〕〕 我們提出一個以latch取代filp-flop的新設計自動化方法來提昇 design for yield。在處理design closure的重要課題上,我們提出新的 technology mapping 方法,相較於文獻具顯著改善。
可靠性系統實驗室 李建模
本團隊的研究方向為數位IC之自我測試與診斷技術。主要項目包括: (1) 平行測試向量產生(ATPG) (2) VLSI診斷及良率改進 (3) 低功率測試 (4) 3D IC測試 (5) 軟性電子設計測試自動化
可靠性系統實驗室 黃俊郎
可靠性系統實驗室(一)可測試設計工作室 本團隊的目標為發展有效的混合信號電路測試與設計自動化技術。主要的研究題目包括: (1) 類比/混合信號電路的可測試性設計技術 (2) 類比/混合信號的缺陷容忍與修復技術 (3) VLSI在線(on-line)測試技術
可靠性系統實驗室 黃鐘揚
可靠性系統實驗室(三)設計驗證工作室 本實驗室主要之研究領域為晶片系統(SoC)之設計驗證,其中的項目包括: 1. 核心驗證引擎之研究與開發, 2. 網路、通訊、多媒體智財(IP)之驗證技術, 3. 系統設計分析與除錯技術, 4. Constraint Satisfaction Problem (CSP) 之各項應用。 綜合以上之研究,本實驗室正著手開發兩套驗證工具系統: 1. Property Verification Framework, 2. IP Qualification Framework.
微波電路與系統封裝實驗室 盧信嘉
本實驗室位於博理館408室,由盧信嘉教授主持。主要研究方向為由系統封裝的觀點進行主動、被動微波電路設計,整合電路與封裝將系統功能與單一封裝內實現,並發展設計流程中所需的軟體工具的。另外我們也發展多埠散射矩陣量測及校準技術。
奈米設計與製造系統實驗室 蔡坤諭
本實驗室位於明達館604室與電機二館255室,由蔡坤諭教授主持。研究主旨在於應用先進的控制,訊號處理,與最佳化演算法以解決奈米製像與奈米科技相關的問題,尤其是奈米積體電路的製造與設計。目前主要的研究方向包括: (1)奈米等級微影製程與設備之研發; (2)奈米等級微影與晶片可製造性分析與設計軟體之研發; (3)奈米等級微影製程與設備之控制; (4)應用控制與最佳化演算法於電路自動化設計; (5)感測器與致動器陣列與其訊號處理演算法之研發。 主要研究設備包括:個人電腦、高效能工作站叢集、多種數值運算與製程元件模擬軟體、多種電子設計自動化軟體、高壓電源供應器、示波器、即時資料擷取與控制系統開發平台、奈米定位平台、與次奈米等級雷射干涉儀等。
資料處理系統研究室 盧奕璋
本研究室位於博理館430室,由盧奕璋教授主持。研究室成員結合資料科學、電腦演算法、電路與系統設計等三大領域,進行下世代各式資料處理系統的開發研究工作。主要的研究題目包括光場資料處理、基因資料處理、天線資料處理等項目。
快速密碼學實驗室 鄭振牟
本實驗室位於明達館631室,由鄭振牟教授主持,主要的研究領域為密碼硬體暨嵌入式系統,以及電子系統層級設計,研究方向涵蓋解決密碼學與破密學中幾個重要問題的演算法理論分析,以及它們在大規模平行電腦上的實作,這些問題包括在有限體上解多項式方程組(solving systems of polynomial equations over finite fields)、整數質因數分解(integer factorization)、橢圓曲線離散對數(elliptic-curve discrete logarithm)、以及格基約減(latticereduction)。 大規模平行電腦包括像顯示晶片(GPU)和FPGA叢集這樣的系統,是高效能運算架構新的典範。在這樣的系統上進行演算法實作,目前均仰賴通用程式語言如CUDA、OpenCL,或是Verilog、VHDL等通用硬體描述語言。這些通用工具並不適合用以進行密碼與破密系統的開發工作,不但因為這類系統的複雜度非常高,而且整體安全性往往與系統最弱的一環相若,因而在開發時只要稍有差池,整個系統的安全性就可能瓦解。有鑒於此,我們也發展更適合應用於密碼與資訊安全方面的系統層級設計工具,包括新的程式語言與其編譯器;另一方面,我們也積極尋求利用密碼與破密演算法幫助電子設計自動化的可能,例如利用快速解方程組的演算法來達成最佳化資源配置與排程的工作。 除了上述的核心研究,本實驗室也從事與現實生活息息相關的資訊安全研究,包括電子支付系統與安全元件的設計與分析,RFID系統(如悠游卡)安全性分析,以及雲端計算安全、botnet偵測與防治等研究。 關於本實驗室更進一步的資訊,請洽Fast Crypto Lab臉書社團 (http://www.facebook.com/group.php?gid=130560250287403)。
元件與電路實驗室 郭正邦
本實驗室由郭正邦教授主持,主要致力於元件模型和電路設計方面的研究,其研究域包含了下面兩部份: (1) SPICE 元件精簡模型--CMOS VLSI元件, SOI元件, BiCMOS元件, Power元件 (2) 電路設計--SOI電路, CMOS電路, 以及low-voltage CMOS VLSI電路。
CAD系統實驗室 陳少傑
本實驗室位於博理館407室,指導教授為陳少傑教授。實驗室主要的研究領域可分為積體電路實體設計、軟硬體共同設計及類比積體電路設計三個方向。實體設計方面,目前主要研究為設計自動化中平面規劃與繞線方面的研究,包括演算法、模型、製程中新效應的導入。軟硬體共同設計方面,目前主要研究為單晶片系統(SoC)平台設計、無線網路基頻設計、JPEG2000與H.264電路設計等。類比積體電路設計方面,目前主要研究為射頻電路、數位類比轉換器、時脈與資料回復電路。
查看更多